OKI　日清紡マイクロデバイスとCFB技術による薄膜アナログICの3次元集積に成功

OKI　2024年10月17日発表

---

　OKIは、日清紡マイクロデバイスと共同で、CFB（Crystal Film Bonding）技術を用いて薄膜アナログICの3次元集積に成功したと、10月17日に発表した。本技術は、アナログICなどの多様な半導体デバイスを集積するヘテロジニアス集積に応用可能である。両社は、本技術を用いた製品開発を進め、2026年の量産化を目指す。

　近年、AI、自動運転の普及に伴い、半導体デバイスのさらなる高機能化のニーズが高まる中、チップレット技術が注目されている。チップレット技術は、全機能を単一チップへ集積するのでなく、機能ごとに小片チップに分割し、2.5次元・3次元の実装技術で統合することで、大規模な機能集積を低コスト・省面積で実現する。また、分割することで歩留りを向上し、各機能を実現するための最適な半導体製造プロセスを選択できるため、コスト増大を抑制する。

　従来のチップレット技術をローエンドなアナログICの3次元集積に適用するためには、主に以下の2つの課題があった。
　1つ目の課題は、レガシープロセスで対応可能な3次元集積技術の開発である。3次元集積は、チップを垂直に積層するため集積度向上や小型化に大きく貢献する。しかし、積層するチップ同士の電気的な接合には、一般にTSV（Through Silicon Via）技術が用いられるため、設備投資や高度なプロセス開発が必要である。このため、従来の技術では高価なプロセスとなる。
　2つ目の課題は、電気信号の干渉によるノイズ（クロストークノイズ）の防止である。アナログICは、「0」と「1」だけでなく連続的な信号変化全体に意味を持ち、デジタルICと比較して高い電圧の信号を取り扱う。そのため、積層によりICの回路層が近接すると、クロストークノイズが増大する。

　OKIは、1つ目の課題を解決するために、新たに「薄膜チップレット技術」を開発した。本技術は、剥離・接合のCFBプロセスと、その後の再配線で構成される。まず、アナログICの機能を完全に保護し、アナログICの機能層のみを基板から剥離する。この薄膜アナログICを異なるアナログIC上に接合することで、薄膜アナログICの3次元集積に成功した。一般的なTSVによる3次元集積の場合、ICチップの厚みは数十～数百μmだが、本技術により接合された薄膜アナログICの厚みは数μmと極めて薄いため、一般的な半導体リソグラフィによる再配線が可能である。本技術による再配線は、一般的で安価なレガシープロセスの適用が可能になる。

　２つ目の課題を解決するために、日清紡マイクロデバイス独自の局所シールド技術をアナログICに適用した。この技術は、チップ全体ではなく、上下チップ間で影響が及ぶ特定の箇所にのみシールドを施すことで、回路機能を低下させることなく信号干渉を抑える技術である。今回、同社は高音質ICで長年培ったローノイズアナログIC技術を活かすことで本技術を開発し、20Vppの高い電圧出力下においても、クロストークノイズの抑制をすることで正常な動作検証に成功した。

　日清紡マイクロデバイスとOKIの共創よる薄膜アナログICの3次元集積の成功は、さまざまなアナログICとの組合せによるアナログソリューションの提供を可能にする。また、OKIの「薄膜チップレット技術」をデジタル・アナログ・光・パワー・センサーなど、さまざまな半導体デバイスのヘテロジニアス集積に応用することで、半導体デバイスの新たな進化に貢献する。

　今後、両社は、本技術による新たな付加価値をもつ製品の開発を進め、パートナーリングやライセンシングも視野に2026年の量産化を目指す。